 |
| Diễn giả trình bày bài giảng tại sự kiện Trường mùa thu về Mạch và Hệ thống Trí tuệ nhân tạo. Ảnh: XT |
Sự hội tụ giữa AI và bán dẫn trở thành chủ đề trung tâm của Trường mùa thu về Mạch và Hệ thống Trí tuệ nhân tạo (Seasonal School on AI Circuits and Systems), sự kiện học thuật diễn ra ngày 14/9/2026 tại Đại học Quốc gia Hà Nội (ĐHQGHN) trong khuôn khổ Hội nghị quốc tế IEEE AICAS 2026. Chương trình quy tụ các chuyên gia, nhà khoa học đến từ nhiều trường đại học, viện nghiên cứu và doanh nghiệp công nghệ quốc tế, mang tới cho người tham dự kiến thức chuyên sâu và cập nhật về mạch tốc độ cao, kết nối cho hạ tầng điện toán AI, tự động hóa thiết kế vi mạch bằng trí tuệ nhân tạo, kiến trúc phần cứng thông minh, điện toán mô phỏng thần kinh và xác minh phần cứng AI.
Sự phát triển mạnh của trí tuệ nhân tạo, đặc biệt là sự xuất hiện của các mô hình AI quy mô lớn, đang tạo ra thay đổi sâu sắc cho toàn bộ hệ sinh thái tính toán, khi nhu cầu xử lý dữ liệu với tốc độ ngày càng cao, độ trễ ngày càng thấp và mức tiêu thụ năng lượng ngày càng tối ưu đặt ra yêu cầu mới đối với kiến trúc máy tính, thiết kế vi mạch, hệ thống kết nối và hạ tầng điện toán. Trong bối cảnh đó, hướng nghiên cứu kết hợp AI và bán dẫn mang ý nghĩa chiến lược đối với sự phát triển của công nghiệp điện tử, và ban tổ chức xây dựng Trường mùa thu AICAS 2026 như một diễn đàn học thuật chuyên sâu, nơi nhà khoa học, kỹ sư, giảng viên, nghiên cứu sinh và sinh viên tiếp cận trực tiếp những kết quả nghiên cứu mới nhất cùng các phương pháp thiết kế hiện đại.
Ban tổ chức chia chương trình thành hai chủ đề lớn, phản ánh hai hướng phát triển quan trọng của hệ sinh thái AI và bán dẫn hiện nay. Chủ đề thứ nhất tập trung vào mạch kết nối tốc độ cao và mạch đồng hồ cho hạ tầng điện toán trí tuệ nhân tạo, còn chủ đề thứ hai xoay quanh tự động hóa thiết kế mạch tích hợp nhờ trí tuệ nhân tạo cùng các kiến trúc phần cứng thông minh. Hai chủ đề này gắn bó chặt chẽ với nhau, bởi khi các mô hình AI ngày càng lớn đòi hỏi năng lực tính toán ngày càng cao thì chính phần cứng, kết nối dữ liệu và công cụ thiết kế vi mạch cũng phải đổi mới để đáp ứng yêu cầu đó. Nội dung chương trình cho thấy một xu hướng nổi bật của ngành bán dẫn, khi AI đã vượt ra khỏi vai trò vận hành trên chip để tham gia trực tiếp vào quá trình tạo ra chip, trong khi chính những yêu cầu của AI lại thúc đẩy sự đổi mới của kiến trúc và công nghệ phần cứng.
Phần thứ nhất của Trường mùa thu xoáy sâu vào một vấn đề đặc biệt quan trọng đối với trung tâm dữ liệu và hệ thống điện toán AI hiện đại, đó là kết nối tốc độ cao. Khi các mô hình AI ngày càng lớn và triển khai trên nhiều bộ xử lý, nhiều máy chủ hoặc nhiều nút tính toán, việc truyền dữ liệu giữa các thành phần của hệ thống trở thành yếu tố quyết định hiệu năng tổng thể, và băng thông, độ trễ, mức tiêu thụ năng lượng cùng khả năng đồng bộ của hệ thống kết nối cũng có thể trở thành những điểm nghẽn quan trọng. Sáu bài giảng chuyên sâu trong chủ đề này lần lượt tiếp cận các khía cạnh từ cơ bản đến nâng cao của công nghệ kết nối tốc độ cao.
Giáo sư Quan Pan, Đại học Khoa học và Công nghệ Miền Nam (Trung Quốc), mở đầu chủ đề bằng bài giảng "Giới thiệu về truyền thông SerDes tốc độ cao". SerDes, viết tắt của cụm từ Serializer/Deserializer, là một trong những công nghệ nền tảng của các hệ thống truyền thông dữ liệu tốc độ cao, và ngành công nghiệp sử dụng công nghệ này rộng rãi trong mạng cục bộ, truyền thông giữa các bo mạch cũng như truyền thông trong trung tâm dữ liệu. Bài giảng trình bày khái niệm cơ bản về SerDes tốc độ cao, gồm kiến trúc và nguyên lý hoạt động của bộ thu phát, điều chế và kênh truyền, rồi đi sâu vào các liên kết tốc độ cao tiết kiệm năng lượng với kỹ thuật cân bằng tín hiệu phức tạp, mạch tiền khuếch đại tương tự, bộ điều khiển tốc độ cao và giải pháp giảm nhiễu xuyên kênh giữa các hệ thống đa kênh. Với hơn 100 công trình khoa học đã công bố và kinh nghiệm phát triển SerDes tốc độ 400GbE tại Thung lũng Silicon, Giáo sư Quan Pan mang tới góc nhìn kết hợp giữa nghiên cứu học thuật và triển khai công nghiệp.
Giáo sư Hao Xu, Đại học Fudan (Trung Quốc), tiếp nối bằng bài giảng “Các kỹ thuật tạo xung nhịp cho bộ thu phát có dây tốc độ cao” . Đối với hệ thống truyền dữ liệu 200G và 400G, việc tạo xung nhịp tần số cao nhưng vẫn giữ độ nhiễu thấp là một thách thức lớn, nên bài giảng tập trung vào các kỹ thuật mạch trong tổng hợp tần số, phân phối xung nhịp và tạo xung nhịp đa pha cho giao diện tốc độ cao. Nội dung này ảnh hưởng trực tiếp tới việc xây dựng hệ thống điện toán quy mô lớn, bởi việc đồng bộ chính xác giữa các thành phần vừa quyết định tốc độ truyền dữ liệu, vừa ảnh hưởng tới độ ổn định và hiệu quả năng lượng của toàn hệ thống.
Giáo sư Zhao Zhang, Viện Bán dẫn thuộc Viện Hàn lâm Khoa học Trung Quốc, trình bày bài giảng về “Thiết kế bộ ghi CDR PAM4 không cần tham chiếu tiết kiệm năng lượng cho truyền thông hữu tuyến tốc độ cao”. Công nghệ CDR không cần tham chiếu, gọi tắt Referenceless Clock and Data Recovery, vốn phổ biến trong ứng dụng NRZ với tốc độ dữ liệu dưới 32Gb/s, nhưng vẫn gặp nhiều thách thức khi áp dụng cho PAM4 và các hệ thống truyền thông trên 100Gb/s, nên bài giảng giới thiệu nguyên lý của Referenceless CDR cho NRZ, cách chuyển đổi thiết kế từ NRZ sang PAM4 cùng một số thiết kế tiêu biểu ở tốc độ 64Gb/s, khoảng 6 đến 64Gb/s và 112Gb/s. Đây là ví dụ rõ nét cho thấy tốc độ truyền dữ liệu tăng lên kéo theo những bài toán mới ở cấp độ mạch, nơi yêu cầu về hiệu năng phải song hành với yêu cầu về công suất và khả năng tích hợp.
Giáo sư Xiaoteng Zhao, Đại học Xidian (Trung Quốc), trình bày bài giảng thứ tư tập trung vào "Các kỹ thuật đồng bộ hóa xung nhịp và dữ liệu cho kết nối hiệu năng cao", bao quát cả kiến trúc nối tiếp lẫn song song. Đối với kết nối nối tiếp, bài giảng phân tích các phương pháp CDR dựa trên PLL, PI, baud rate, chế độ burst và referenceless, còn đối với kết nối song song, trọng tâm nằm ở công nghệ hiệu chỉnh độ lệch trong kiến trúc Forwarded Clock nhằm hạn chế lỗi thời gian trong hệ thống có độ rộng và thông lượng lớn. Những nội dung này mang giá trị thực tiễn cho các nhà thiết kế đang phát triển thế hệ giao diện chiplet và hệ thống tính toán hiệu năng cao.
Một trong những nội dung nổi bật của chủ đề đến từ bài giảng của Giáo sư Xiaoyan Gui, Đại học Giao thông Tây An (Trung Quốc), về “Các kỹ thuật thiết kế bộ thu phát SerDes tín hiệu hỗn hợp tốc độ cao, độ trễ cực thấp cho cơ sở hạ tầng điện toán AI”. Sự xuất hiện của các mô hình AI quy mô hàng nghìn tỷ tham số đang thúc đẩy phát triển nền tảng điện toán phân tán, và trong những hệ thống như vậy, kết nối tốc độ cao trở thành phần không thể thiếu của hạ tầng tính toán. Bài giảng đi sâu vào kỹ thuật thiết kế SerDes tín hiệu hỗn hợp tốc độ cao và độ trễ cực thấp, với ví dụ về giao diện 60Gb/s, 112Gb/s và lên tới 200Gb/s, đồng thời nhấn mạnh yêu cầu độ trễ ở mức nano giây đối với hệ thống AI phục vụ suy luận và huấn luyện thời gian thực, cho thấy trong hạ tầng AI, kết nối không còn là thành phần phụ trợ mà trở thành bộ phận quyết định trực tiếp hiệu năng của hệ thống.
Khép lại chủ đề thứ nhất, Giáo sư Dan Li, cũng đến từ Đại học Giao thông Tây An, trình bày bài giảng về “Giao diện thu quang kết nối AI: Các kịch bản, sự đánh đổi và hướng dẫn thiết kế”, phân tích các kịch bản, sự đánh đổi và hướng dẫn thiết kế, mở rộng vấn đề từ kết nối điện sang kết nối quang. Khi yêu cầu về băng thông và khoảng cách truyền dữ liệu tăng lên, những hạn chế của kết nối điện về mật độ băng thông, phạm vi truyền và mức tiêu thụ năng lượng khiến kết nối quang ngày càng trở nên hấp dẫn. Bài giảng phân tích nhiều mô hình triển khai như quang học cắm được (LPO), quang học đóng gói đồng thời (CPO) và quang học đầu vào đầu ra (OIO), đồng thời xem xét các vấn đề về độ nhạy, nhiễu, băng thông, ký sinh đầu vào, dải động, hiệu suất năng lượng và lựa chọn công nghệ CMOS hay SiGe trong mối quan hệ với từng kịch bản hệ thống cụ thể. Qua sáu bài giảng, chủ đề thứ nhất vẽ nên bức tranh khá đầy đủ về quá trình phát triển hạ tầng kết nối AI, từ SerDes, CDR, tạo xung nhịp và tín hiệu hỗn hợp cho tới các giao diện quang học mà ngành công nghiệp ngày càng đặt gần hơn với bộ xử lý AI.
 |
| Giáo sư Hong Chen, Đại học Thanh Hoa (Trung Quốc), trình bày bài giảng về “Hệ khứu giác phỏng sinh học mô phỏng thần kinh: Từ thuật toán đến chip”. Ảnh: XT |
Nếu chủ đề thứ nhất xoay quanh hạ tầng kết nối giúp AI vận hành hiệu quả thì chủ đề thứ hai đặt ra câu hỏi nền tảng hơn, Liệu chính AI có thể được sử dụng để thiết kế thế hệ chip tiếp theo? và các bài giảng trong phần này cho thấy câu trả lời đang ngày càng rõ nét. Trí tuệ nhân tạo hiện diện ở nhiều công đoạn của chuỗi thiết kế vi mạch, từ thiết kế tiền RTL, tổng hợp logic, bố trí và định tuyến, tối ưu timing, thiết kế analog cho tới xác minh và gỡ lỗi, trong khi những kiến trúc phần cứng lấy cảm hứng từ não bộ, các bộ tăng tốc mạng nơ ron xung và các phương pháp xác minh phần cứng hỗ trợ AI mở ra thêm nhiều hướng phát triển mới.
Phó Giáo sư Xinfei Guo, Đại học Giao thông Thượng Hải, mở đầu chủ đề bằng bài giảng về “Ứng dụng trí tuệ nhân tạo vào thiết kế mạch và hệ thống”. Ông đề cập một khái niệm quan trọng là "left-shifting" trong tự động hóa thiết kế chip, tức đưa các phân tích có nhận thức về vật lý sang giai đoạn sớm hơn của quy trình thiết kế, nhằm phát hiện sớm vấn đề về timing, khả năng đi dây hoặc các yếu tố vật lý khác, qua đó giảm số lần lặp thiết kế và rút ngắn thời gian hoàn thiện chip. Bài giảng giới thiệu việc tích hợp AI vào nhiều giai đoạn của EDA, từ tiền RTL đến signoff cho cả thiết kế số lẫn thiết kế tương tự, với các ví dụ như mô hình timing có nhận thức về vật lý, tối ưu hóa kết nối macro để đánh giá khả năng đi dây từ sớm, ước lượng timing gắn với ECO và tính toán kích thước mạch analog, và nhiều quy trình trong số đó dựa trên sự hỗ trợ của các mô hình ngôn ngữ lớn. Bài giảng cũng chỉ ra những thách thức còn tồn tại, như độ chính xác của mô hình AI, khả năng tổng quát hóa giữa các node công nghệ và khả năng tích hợp liền mạch vào chuỗi công cụ EDA hiện có, những vấn đề mang ý nghĩa đặc biệt với Việt Nam trong quá trình hình thành năng lực thiết kế vi mạch và phát triển nguồn nhân lực bán dẫn.
Giáo sư Nuno Horta, Đại học Lisbon (Bồ Đào Nha), tiếp cận một lĩnh vực khó hơn nhưng giàu tiềm năng là thiết kế mạch tích hợp tương tự, qua bài giảng về “Trí tuệ nhân tạo trong tự động hóa thiết kế mạch tích hợp tương tự: Sự phát triển và những thách thức còn bỏ ngỏ”. Ông trình bày quá trình tiến hóa từ các phương pháp thiết kế thủ công và dựa trên tri thức, sang các phương pháp tối ưu hóa, rồi đến các kỹ thuật EDA dựa trên AI, đồng thời phân tích cách các công cụ thương mại tích hợp AI nhằm hỗ trợ nhà thiết kế, nâng cao năng suất và tăng tốc quá trình khám phá không gian thiết kế. Ông nhấn mạnh AI không đồng nghĩa với việc loại bỏ vai trò của con người, bởi những vấn đề về dữ liệu, độ ổn định, độ tin cậy và khả năng tích hợp vào quy trình công nghiệp vẫn đòi hỏi sự kết hợp giữa tự động hóa và chuyên môn của nhà thiết kế, mở ra một mô hình mới của thiết kế vi mạch, trong đó AI hỗ trợ con người thay vì thay thế con người, giúp kỹ sư tập trung nhiều hơn vào kiến trúc, sáng tạo và các quyết định thiết kế ở cấp cao.
Giáo sư Hong Chen, Đại học Thanh Hoa (Trung Quốc), mang tới một nội dung giàu tính liên ngành qua bài giảng về “Hệ khứu giác phỏng sinh học mô phỏng thần kinh: Từ thuật toán đến chip”. Lấy cảm hứng từ hệ khứu giác của động vật có vú, công nghệ mũi điện tử có khả năng nhận diện và phân tích khí đang phục vụ nhiều ứng dụng như an toàn thực phẩm, an toàn công cộng và giám sát môi trường, và xu hướng hiện nay hướng đến thiết bị nhỏ gọn, thông minh, di động, có khả năng nhận diện nhiều loại khí với độ nhạy và độ chính xác cao nhưng tiêu thụ rất ít năng lượng. Để đạt mục tiêu đó, bài giảng đặt ra ba bài toán ở các cấp độ thuật toán, kiến trúc và mạch điện, trong đó cấp độ thuật toán phải giải quyết hiện tượng quên thảm khốc và nhận diện nhiều loại khí trong hỗn hợp phức tạp, cấp độ kiến trúc cần phát triển bộ xử lý khứu giác mô phỏng thần kinh có khả năng tái cấu hình và học ngay trên chip để thích ứng với hiện tượng trôi cảm biến, còn cấp độ mạch phải cân bằng giữa chi phí tính toán của thuật toán và giới hạn công suất của chip.
Tiến sĩ Amir Zjajo, đồng sáng lập Innatera Nanosystems B.V. (Hà Lan), tiếp nối hướng nghiên cứu này bằng bài giảng về “Vi điều khiển mô phỏng thần kinh sẵn sàng thương mại hóa tại biên cảm biến”. Một yêu cầu quan trọng của thiết bị AI tại biên là giảm năng lượng tiêu thụ trên mỗi lần suy luận, và để đạt điều này cần cách tiếp cận đồng thiết kế xuyên suốt toàn bộ ngăn xếp điện toán, từ thuật toán, phần mềm tới phần cứng. Bài giảng giới thiệu một nền tảng neuromorphic phân cấp và mô đun, hướng tới đồng thiết kế phần mềm phần cứng và triển khai tác vụ xử lý tín hiệu trên SoC neuromorphic, sử dụng các lõi mạng nơ ron xung cùng nguyên tắc tính toán phân tán, chuyên biệt hóa neuron, giảm chi phí kết nối và xử lý thời gian liên tục nhằm nâng cao hiệu quả năng lượng và giảm độ trễ, định hướng đặc biệt phù hợp với ứng dụng AIoT, cảm biến thông minh và thiết bị AI hoạt động độc lập ở biên mạng. Bên cạnh khía cạnh nghiên cứu, bài giảng còn chú trọng yêu cầu sẵn sàng thương mại hóa, tức khả năng chuyển hóa kết quả nghiên cứu thành nền tảng có thể đưa ra thị trường, một điểm giao thoa quan trọng giữa nghiên cứu hàn lâm và nhu cầu thực tế của ngành công nghiệp.
Khi các bộ xử lý AI ngày càng lớn và phức tạp, câu hỏi làm thế nào để xác minh một thiết kế có thể chứa hàng chục tỷ bóng bán dẫn trở thành vấn đề mới nổi, và đây chính là nội dung bài giảng của Giáo sư Ibrahim Elfadel, Đại học Khalifa (Các Tiểu vương quốc Ả Rập Thống nhất), “Kiểm chứng có sự hỗ trợ của phần cứng cho các bộ tăng tốc phần cứng AI thế hệ tiếp theo”. Các hệ thống GPU, NPU, ASIC chuyên dụng và chiplet hiện đại kết hợp cấu trúc tính toán song song quy mô lớn, hệ thống bộ nhớ phân cấp sâu, kết nối chuyên biệt và các lớp phần mềm phức tạp, khiến mô phỏng RTL truyền thống không còn đủ sức kiểm chứng toàn diện những thiết kế quy mô rất lớn. Giáo sư Elfadel giới thiệu phương pháp kiểm chứng có sự hỗ trợ của phần cứng, viết tắt HAV, như hạ tầng thiết yếu cho quá trình phát triển phần cứng AI trước khi chế tạo chip, cho phép chạy các workload thực tế trước tapeout để hỗ trợ xác minh, gỡ lỗi và tối ưu hóa thiết kế, bên cạnh việc phân tích các phương pháp mô phỏng phần cứng, tạo mẫu FPGA và luồng lai, cùng những nền tảng lớn trong ngành như Siemens Veloce, Cadence Palladium và Protium, Synopsys ZeBu và HAPS. Bài giảng nhấn mạnh việc đồng kiểm chứng phần cứng phần mềm, trong đó workload AI thực thi ở giai đoạn tiền chế tạo để kiểm tra khả năng ánh xạ trình biên dịch, lập lịch thời gian thực, độ chính xác tính toán và hành vi liên quan tới độ chính xác, cho thấy giới thiết kế không còn nhìn nhận chip độc lập với phần mềm và workload mà nó phục vụ.
Phó Giáo sư Wei Mao, Đại học Xidian (Trung Quốc), tập trung vào một bài toán khác của điện toán AI hiện đại qua bài giảng về “Thiết kế bộ tăng tốc có khả năng tái cấu trúc cho điện toán dấu phẩy động đa độ chính xác: Từ các phần tử xử lý đến các kiến trúc định hướng SME”, cụ thể là làm thế nào khai thác hiệu quả nhiều mức độ chính xác tính toán khác nhau. Sự hội tụ giữa điện toán hiệu năng cao và AI khiến hệ thống hiện đại phải hỗ trợ nhiều định dạng tính toán như FP64, FP32, FP16, BF16 và TF32, trong khi kiến trúc truyền thống có thể gặp tình trạng datapath bị cô lập, hiệu suất sử dụng phần cứng thấp và năng lượng tiêu hao lớn. Bài giảng giới thiệu các phần tử tính toán đa độ chính xác có khả năng tái cấu trúc cùng mảng systolic vector thông lượng cao, sử dụng kỹ thuật chia bit 12 bit, so sánh liệt kê theo tầng và bộ cộng lựa chọn số nhớ để tối ưu hiệu năng và tích số công suất độ trễ, đồng thời trình bày kiến trúc có thể kết hợp linh hoạt tính toán dấu phẩy động và số nguyên trong cùng một hệ thống, cùng vi kiến trúc bộ tăng tốc chuyên biệt cho phần mở rộng ma trận có thể mở rộng (SME) của ARM. Nội dung này phản ánh rõ một xu hướng của thiết kế phần cứng AI hiện nay, khi không có cấu hình tính toán duy nhất phù hợp với mọi workload, buộc phần cứng phải ngày càng linh hoạt và thích ứng với đặc tính của từng mô hình AI cũng như từng giai đoạn huấn luyện, suy luận.
Khép lại chương trình, bà Trần Thúy Vi, Trưởng bộ phận Việt Nam và Quản lý Kỹ thuật Ứng dụng cấp cao tại Cadence Design Systems, trình bày bài giảng về “EDA được thúc đẩy bởi AI: Định hình lại quá trình thiết kế chip trong kỷ nguyên AI”, mang tới góc nhìn trực tiếp từ ngành công nghiệp về sự thay đổi của hệ sinh thái thiết kế chip dưới tác động của trí tuệ nhân tạo. Bài giảng nhấn mạnh hai trụ cột chiến lược, "Design for AI" hướng tới xây dựng công cụ chuyên dụng và luồng thiết kế sẵn sàng tích hợp tác tử AI nhằm hiện thực hóa các thế hệ chip AI mới, còn "AI for Design" đưa trí tuệ nhân tạo trực tiếp vào quy trình EDA, với các AI Super Agents có khả năng tự động hóa nhiều công việc từ triển khai thiết kế số, xác minh hình thức, mô phỏng cho tới gỡ lỗi. Từ đó, Cadence đưa ra tầm nhìn về Intelligent System Design, trong đó tác tử AI tích hợp xuyên suốt nhiều lĩnh vực gồm thiết kế số, thiết kế tùy biến, xác minh, thiết kế mạch in, mạch tích hợp ba chiều và mô phỏng đa vật lý. Sự thay đổi này không đơn thuần là bổ sung một công cụ AI vào quy trình EDA hiện hữu, mà đánh dấu một sự chuyển đổi về phương thức thiết kế, khi EDA truyền thống chủ yếu dựa trên thuật toán tối ưu hóa do kỹ sư xây dựng và điều khiển, còn EDA thế hệ mới hướng đến hệ thống có khả năng nhận biết, dự đoán, đề xuất, tự động thực hiện và tự đánh giá nhiều công đoạn của quá trình thiết kế. Giới quan sát kỳ vọng sự thay đổi này sẽ góp phần giải quyết hai áp lực lớn của ngành bán dẫn, đó là độ phức tạp ngày càng tăng của thiết kế và yêu cầu rút ngắn thời gian từ thiết kế tới tapeout.
Nhìn tổng thể, các bài giảng của hai chủ đề không đứng độc lập mà tạo thành một chuỗi giá trị công nghệ tương đối hoàn chỉnh, khi AI workload ngày càng lớn và phức tạp đòi hỏi kiến trúc phần cứng AI hiệu năng cao, tiết kiệm năng lượng và linh hoạt, còn để những bộ xử lý đó hoạt động hiệu quả thì cần hệ thống bộ nhớ và kết nối tốc độ cao, từ SerDes, CDR, tạo xung nhịp đến các liên kết quang. Để tạo ra những chip ngày càng phức tạp, ngành công nghiệp cần EDA thế hệ mới với AI tham gia trực tiếp vào quá trình thiết kế và xác minh, đồng thời cần phương pháp kiểm chứng có sự hỗ trợ của phần cứng cùng cơ chế đồng kiểm chứng phần cứng phần mềm để hệ thống vận hành an toàn, hiệu quả trước khi chế tạo. Ở một hướng khác, những nghiên cứu về điện toán mô phỏng thần kinh, mạng nơ ron xung và AI tại biên mở ra cách tiếp cận hoàn toàn khác, khi thay vì chỉ tăng quy mô tính toán, người thiết kế có thể xây dựng phần cứng theo những nguyên lý mới để đạt hiệu quả năng lượng cao hơn.
 |
| Ảnh minh họa |
Một trong những giá trị quan trọng của Trường mùa thu là tạo điều kiện để người học tiếp cận trực tiếp với chuyên gia quốc tế đang hoạt động ở những lĩnh vực có tốc độ phát triển rất nhanh. Đối với sinh viên, học viên cao học và nghiên cứu sinh, đây là cơ hội tiếp cận các vấn đề nghiên cứu hiện đại vốn khó truyền tải đầy đủ trong chương trình đào tạo truyền thống, trong khi các nhà nghiên cứu trẻ có thể nhận diện những hướng nghiên cứu mới, vấn đề còn bỏ ngỏ và phương pháp tiếp cận mà cộng đồng quốc tế đang quan tâm. Đối với kỹ sư, chương trình mang tới góc nhìn thực tiễn về yêu cầu của công nghiệp, trải dài từ thiết kế SerDes, giao diện quang, EDA, xác minh phần cứng cho tới các kiến trúc AI và neuromorphic, còn việc chương trình kết hợp diễn giả đến từ trường đại học, viện nghiên cứu và doanh nghiệp công nghệ tạo nên sự kết nối giữa ba thành tố quan trọng của hệ sinh thái đổi mới sáng tạo. Đây cũng chính là mô hình cần thiết cho quá trình phát triển nguồn nhân lực bán dẫn Việt Nam, nơi đào tạo phải gắn với nghiên cứu, nghiên cứu phải gắn với công nghệ, và công nghệ phải có khả năng đi vào sản phẩm cùng hệ sinh thái doanh nghiệp.
Sự tham gia của chuyên gia đến từ Trung Quốc, Bồ Đào Nha, Hà Lan, Các Tiểu vương quốc Ả Rập Thống nhất và doanh nghiệp công nghệ quốc tế giúp Trường mùa thu AICAS 2026 tạo ra một không gian kết nối học thuật mang tính quốc tế cao. Nhiều diễn giả từng có kinh nghiệm nghiên cứu và làm việc tại những tổ chức hàng đầu thế giới như NVIDIA, IBM Research, Broadcom, Apple, STMicroelectronics, Philips Research, NXP Semiconductors, Cadence cùng các trường đại học hàng đầu, và những kinh nghiệm đó giúp chương trình cung cấp cho người tham dự góc nhìn về cách công nghệ hình thành, phát triển và chuyển hóa từ phòng thí nghiệm sang sản phẩm, yếu tố đặc biệt quan trọng với Việt Nam trong giai đoạn thúc đẩy mạnh mẽ phát triển ngành công nghiệp bán dẫn, thiết kế vi mạch và trí tuệ nhân tạo.
Đối với ĐHQGHN, việc tổ chức một chương trình học thuật chuyên sâu về mạch và hệ thống AI trong khuôn khổ hội nghị IEEE quốc tế mang ý nghĩa quan trọng trong việc tăng cường vị thế của nhà trường ở các lĩnh vực công nghệ chiến lược, khi nội dung của Trường mùa thu có sự tương đồng cao với những hướng công nghệ mà Việt Nam đang ưu tiên phát triển, bao gồm trí tuệ nhân tạo, thiết kế vi mạch, bán dẫn, điện toán hiệu năng cao, AI tại biên, hệ thống nhúng và các kiến trúc tính toán mới. Thông qua hoạt động như AICAS 2026, ĐHQGHN có điều kiện mở rộng mạng lưới chuyên gia quốc tế, tăng cường hợp tác nghiên cứu, thúc đẩy trao đổi học thuật và tạo cơ hội cho sinh viên, nghiên cứu sinh tiếp cận trực tiếp với công nghệ tiên tiến, đồng thời đặt nền tảng thuận lợi để phát triển các chương trình đào tạo và nghiên cứu liên ngành, kết nối giữa AI, bán dẫn, thiết kế vi mạch, kiến trúc máy tính, hệ thống nhúng, robot và Internet vạn vật. Riêng với Viện Công nghệ Thông tin thuộc ĐHQGHN (VNU-ITI), nội dung của Trường mùa thu mở ra nhiều hướng hợp tác tiềm năng, đặc biệt trong lĩnh vực thiết kế IC, phần cứng AI, điện toán mô phỏng thần kinh, AIoT, thiết kế phần cứng an toàn, EDA và các hệ thống tính toán thông minh.
Một thông điệp nổi bật rút ra từ chương trình là tương lai của AI phụ thuộc vào thuật toán và dữ liệu, đồng thời ngày càng gắn chặt với khả năng đổi mới ở cấp độ phần cứng và hệ thống. Các mô hình AI lớn đặt ra yêu cầu mới đối với kết nối, kết nối tốc độ cao lại đặt ra yêu cầu mới đối với SerDes, CDR, tạo xung nhịp và giao diện quang, còn yêu cầu về hiệu năng và năng lượng thúc đẩy những kiến trúc phần cứng mới, và chính những kiến trúc mới đó lại đòi hỏi phương pháp thiết kế và xác minh mới, trong khi AI đang trở thành công cụ quan trọng để giải quyết sự phức tạp ngày càng tăng của quá trình thiết kế chip. Chuỗi liên kết này cho thấy một vòng tuần hoàn công nghệ mới, khi AI thúc đẩy đổi mới phần cứng, phần cứng mới mở rộng khả năng của AI, và AI lại đảm nhận vai trò thiết kế thế hệ phần cứng tiếp theo, một trong những đặc điểm nổi bật của kỷ nguyên đồng tiến hóa giữa AI và bán dẫn.
Trường mùa thu AICAS 2026 vì vậy vượt ra khỏi khuôn khổ một hoạt động đào tạo bên lề hội nghị quốc tế, trở thành điểm gặp gỡ của tri thức, công nghệ và con người, nơi giới nghiên cứu chia sẻ ý tưởng, xây dựng mạng lưới hợp tác và mở ra những hướng công nghệ mới. Từ những kết nối học thuật hình thành trong ngày 14/9, giới nghiên cứu kỳ vọng sẽ xây dựng thêm nhiều chương trình nghiên cứu chung, dự án công nghệ, sản phẩm vi mạch và hệ thống AI, cùng những thế hệ kỹ sư, nhà khoa học trẻ có khả năng tham gia sâu hơn vào chuỗi giá trị bán dẫn và trí tuệ nhân tạo toàn cầu, đúng tinh thần mà AICAS 2026 cùng Trường mùa thu về Mạch và Hệ thống Trí tuệ nhân tạo hướng tới, khi năng lực làm chủ AI ngày càng gắn chặt với năng lực làm chủ phần cứng, vi mạch và hệ thống.
| Thông tin thêm cho bạn về Hội nghị quốc tế IEEE AICAS 2026 IEEE AICAS 2026 là hội nghị khoa học quốc tế hàng đầu (flagship) của IEEE Circuits and Systems Society (IEEE CAS), được tổ chức với sự bảo trợ kỹ thuật của IEEE CAS, với ngôn ngữ sử dụng là tiếng Anh. Hội nghị tập trung thảo luận những lĩnh vực nghiên cứu đang có tính thời sự và chiến lược như trí tuệ nhân tạo (AI); mạch và hệ thống cho AI; kiến trúc tính toán AI; tính toán trong bộ nhớ; thiết kế phần cứng, phần mềm; thiết bị và vật liệu mới; hệ thống neuromorphic; AI tại thiết bị biên và các ứng dụng AI trong Internet vạn vật (IoT), y tế, robot, phương tiện tự hành và các hệ thống thông minh. Hội nghị diễn ra từ ngày 16 đến 18/9/2026, tại Hạ Long (Quảng Ninh). |
